A NEO Semiconductor obteve amostras funcionais de 3D X-DRAM com células empilhadas verticalmente usando a tecnologia 3D NAND. A latência de acesso é inferior a 10 nanossegundos e a retenção de dados a 85 °C excede 1 segundo. A capacidade potencial por chip é de até 512 gigabits.
A NEO Semiconductor, em conjunto com a Universidade Nacional Yang Ming Chiao Tung de Taiwan, fabricou as primeiras amostras de teste da memória 3D X-DRAM. A produção e os testes foram realizados nos Institutos Nacionais de Pesquisa Aplicada de Taiwan. Ao contrário da DRAM bidimensional clássica, onde as células estão dispostas em um único plano, a nova arquitetura as coloca em várias camadas verticais, analogamente à 3D NAND. Isso permite aumentar a densidade de armazenamento sem alterações radicais na cadeia produtiva.
As amostras de teste demonstraram latência de leitura e escrita inferior a 10 nanossegundos, o que corresponde ao desempenho das DRAMs atuais. O tempo de retenção de carga a 85 °C ultrapassou 1 segundo – aproximadamente 15 vezes acima do requisito do padrão JEDEC (64 milissegundos). A imunidade a distúrbios em linhas de bit e linhas de palavra também excedeu 1 segundo na mesma temperatura. A vida útil declarada em ciclos de regravação é superior a 10^14 ciclos.
Anteriormente, a empresa havia anunciado uma capacidade potencial de até 512 gigabits (64 gigabytes) por chip de 3D X-DRAM, o que é 16 vezes superior à capacidade dos chips DRAM bidimensionais atuais (até 4 gigabytes). A capacidade exata das amostras de teste não é revelada. O projeto é apoiado por investidores liderados por Stan Shih, fundador da Acer, que também integra os conselhos de administração da Acer e da TSMC. A NEO Semiconductor está negociando colaborações com grandes fabricantes de memórias e semicondutores.
A principal inovação da 3D X-DRAM é a substituição do capacitor horizontal por um capacitor vertical, localizado em uma abertura que atravessa uma pilha de camadas alternadas de isolante e semicondutor. Utiliza-se o mesmo princípio de formação de canal da 3D NAND: implantação iônica, deposição por camada atômica e gravação por plasma de furos profundos. No entanto, diferentemente da NAND, onde a célula funciona como um transistor de porta flutuante, na X-DRAM o mecanismo de carga no capacitor é mantido, mas com orientação vertical das placas e acesso através de um transistor de filme fino em cada nível. As camadas metálicas das linhas de bit e de palavra são separadas em diferentes alturas, evitando seu cruzamento em um mesmo plano e reduzindo as capacitâncias parasitas.
A retenção de dados superior a 1 segundo a 85 °C nas amostras de teste indica que o problema de fuga de carga através do capacitor vertical de pequeno volume – a principal limitação física da DRAM 3D – foi resolvido com sucesso. No entanto, a latência atual abaixo de 10 ns foi provavelmente alcançada com um número pequeno de camadas. Ao escalar para 128 ou 256 níveis, as resistências parasitas das longas linhas de bit verticais aumentarão, exigindo novos circuitos de amplificação e calibração de atrasos.