NEO Semiconductor uzyskała działające próbki 3D X-DRAM z pionowym układaniem komórek według technologii 3D NAND. Opóźnienie dostępu wynosi mniej niż 10 nanosekund, a przechowywanie danych w temperaturze 85°C przekracza 1 sekundę. Potencjalna pojemność pojedynczego układu sięga 512 gigabitów.
Firma NEO Semiconductor wraz z tajwańskim Narodowym Uniwersytetem Yang Ming Chiao Tung wyprodukowała pierwsze próbki testowe pamięci 3D X-DRAM. Produkcja i testy zostały przeprowadzone w Narodowych Instytutach Badań Stosowanych Tajwanu. W przeciwieństwie do klasycznej dwuwymiarowej pamięci DRAM, gdzie komórki rozmieszczone są na jednej płaszczyźnie, nowa architektura umieszcza je w kilku pionowych warstwach, analogicznie do 3D NAND. Pozwala to zwiększyć gęstość zapisu bez radykalnych zmian w łańcuchu produkcyjnym.
Próbki testowe wykazały opóźnienie odczytu i zapisu poniżej 10 nanosekund, co odpowiada szybkości współczesnej pamięci DRAM. Czas przechowywania ładunku w temperaturze 85°C przekroczył 1 sekundę – około 15 razy więcej niż wymaganie normy JEDEC (64 milisekundy). Odporność na zakłócenia na liniach bitowych i słownych również przekroczyła 1 sekundę w tej samej temperaturze. Deklarowana trwałość w cyklach nadpisywania wynosi ponad 10^14 cykli.
Wcześniej firma ogłosiła potencjalną pojemność pojedynczego układu 3D X-DRAM do 512 gigabitów (64 gigabajty), co stanowi 16-krotność pojemności nowoczesnych dwuwymiarowych układów DRAM (do 4 gigabajtów). Dokładna pojemność próbek testowych nie jest ujawniana. Projekt jest wspierany przez inwestorów na czele ze Stanem Shih, założycielem Acera, który zasiada również w radach nadzorczych Acera i TSMC. NEO Semiconductor prowadzi rozmowy o współpracy z dużymi producentami pamięci i półprzewodników.
Kluczową nowością w 3D X-DRAM jest zastąpienie poziomego kondensatora pionowym, umieszczonym w otworze przelotowym przez stos naprzemiennych warstw izolatora i półprzewodnika. Wykorzystano tę samą zasadę formowania kanału co w 3D NAND: implantację jonową, osadzanie warstw atomowych i plazmowe trawienie głębokich otworów. Jednak w przeciwieństwie do NAND, gdzie komórka działa jak tranzystor z pływającą bramką, w X-DRAM zachowano mechanizm ładunku na kondensatorze, ale z pionową orientacją okładek i dostępem poprzez cienkowarstwowy tranzystor na każdym poziomie. Metalowe warstwy linii bitowych i słownych rozdzielono na różnych wysokościach, co eliminuje ich krzyżowanie się w jednej płaszczyźnie i zmniejsza pojemności pasożytnicze.
Przechowywanie danych przez ponad 1 sekundę w temperaturze 85°C w próbkach testowych wskazuje na skuteczne rozwiązanie problemu wycieku ładunku przez pionowy kondensator o małej objętości – głównego fizycznego ograniczenia pamięci 3D DRAM. Jednak obecne opóźnienie poniżej 10 ns zostało prawdopodobnie osiągnięte przy niewielkiej liczbie warstw. Przy skalowaniu do 128 lub 256 poziomów wzrosną rezystancje pasożytnicze długich pionowych linii bitowych, co będzie wymagało nowych obwodów wzmacniających i kalibracji opóźnień.